Stránka 1 z 3
Návrh logického obvodu
Napsal: 28 říj 2023, 07:50
od Diego
Ahoj všem,
Máte někdo zkušenost s návrhem log. obvodů? Potřeboval bych navrhnout obvod který má 7 vstupů a 6 výstupů. Pravdivostní tabulku jsem si napsal ale netušim jak na to. Nejspíš na to použiju nějakou EPROMku ale chtěl bych to zkusit aspon teoreticky.
Díky
Re: Návrh logického obvodu
Napsal: 28 říj 2023, 08:55
od peterple
Najjednoduchšie je použiť Karnaughovu mapu
Najprv si nakresli mapu pre jeden výstup so 7 vstupnými premennými. Návod ako na to je tu
http://www.spslevice.sk/ucebnice/SOC/SO ... a_mapa.htm
Potom sa z toho vypíše minimálna funkcia podľa určitých pravidiel
http://www.spslevice.sk/ucebnice/SOC/SO ... unkcii.htm
Re: Návrh logického obvodu
Napsal: 28 říj 2023, 11:58
od gilhad
Já si navrhnul svůj obvod a vypálil ho do chipu takhle
http://8bit.gilhad.cz/HW/ATF16V8BQL.html
Je tam možno použít až 10 vstupů (s určitýma omezeníma) a 8 výstupů. Jdou tam dávat i poměrně složité výrazy a funguje to překvapivě snadno. Jeden chip lze opakovaně přeprogramovávat (asi 100x), takže když tam člověk udělá chybu, tak to snadno opraví.
Re: Návrh logického obvodu
Napsal: 28 říj 2023, 12:34
od kiRRow
Jak píše peterple ... ale pokud ti vypadne nějaký velmi komplikovaný obvod, je lepší použít eeprom, kdy vstupy budou adresa a výsupy data na oné adrese. Výhoda toho druhého řešení je to, že ho můžeš kdykoliv přepálit bez nutnosti změny zapojení.
Re: Návrh logického obvodu
Napsal: 28 říj 2023, 14:27
od Diego
O nějakym PALuvsem taky premýšlel ale koukam že to dam do EEPROMky a bude to

Re: Návrh logického obvodu
Napsal: 28 říj 2023, 18:20
od kiRRow
Samozřejmě musíš mít EEPROM kde nekomunikuješ po I2C, ale pomocí řídících signálů .... pak bude fungovat jako logický obvod.
Re: Návrh logického obvodu
Napsal: 29 říj 2023, 20:52
od Caster
Některé MCU umí Configurable Custom Logic (CCL) viz příklad
Combination Lock using CCL 
Re: Návrh logického obvodu
Napsal: 30 říj 2023, 11:29
od ondraN
Taky záleží na požadované rychlosti. EPROMka je dost pomalá a během změny adresace se na výstupu může objevit nějaký bordel. Pokud to nevadí, je to asi nejsnažší řešení, pokud nemáš zkušenosti a vybavení na práci s prog. logickými poli.
Kdysi dávno (30let) jsem pomocí dvou EPROM dělal násobičku-děličku dvou osmibitových čísel

Zkus sem dát co od toho požaduješ a možná se najde jiné řešení.
Re: Návrh logického obvodu
Napsal: 30 říj 2023, 14:59
od Diego
Planuju adresovy dekoder pro vlastni pocitac se Z80 CPU. EPROMka na to bude stacit, bude to nejjednodussi.
Re: Návrh logického obvodu
Napsal: 30 říj 2023, 16:49
od gilhad
Já jsem tu PAL použil taky přesně k tomuhle.
Když je daná adresa a čtení, aktivuj tuto linku
Když je daná adresa a zápis, aktivuj tamtu
Když je jiná daná adresa a čtení, aktivuj támhletu
...
Pokud jde jen o detekování vhodné vstupní kombinace a aktivování výstupu (u mě aktivní v nule, ale mít aktivní v jedničce je stejně jednoduché), tak mi ta PAL kde zadáváš jen vstupní podmínky pro každý výstup, tedy u tebe 6 řádků, přijde jednodušší a přímočařejší, než to rozpisovat do 2^7=127 řádků, které budou povětšinou prázdné, nebo obsahovat jeden bit a zbytek nuly (jedničky).
A ty PAL na mouseru stojí kolem 30 Kč, zatímco EEPROMKY začínají nad 120 Kč
